EUV 리소그래피 양산 도달
2019ASML / TSMC
TSMC 7nm+가 ASML의 극자외선 장비를 쓴 첫 대량 양산 노드 — 7nm 이하를 연 도구.
전체 분야
반도체 선단공정
가장 미세하고 집적된 칩, 누가 앞서나?
운영 중 업데이트 2025-12
목표까지의 거리
가장 직관적인 한 화면 — 로그 스케일에서 현재 위치를 최종 목표와 나란히.
양산 선단 공정 노드
지표 상세현재
2nm
TSMC (N2)
목표
~0.0 자릿수 남음
핵심 지표
누가 앞서나
주체별 현황 — 이 분야 안에서만 비교.
마일스톤 타임라인
넘었나 / 못 넘었나가 분명한 사건들.
5 달성 0 진행 중 1 미달성
2nm급 양산 시작
2025-12TSMC / 삼성 / 인텔
2025년 3사 모두 2nm급 양산 진입(TSMC N2는 4분기); 수요가 공급을 초과해 파운드리 대기 장기화.
백사이드 전력공급 양산 도달
2025-11인텔 (18A)
인텔 18A가 PowerVia 백사이드 전력을 양산 노드에 도입 — 경쟁사도 도입 중인 구조적 변화.
1.4nm급 노드 양산
~ 2028+—
High-NA EUV를 쓰는 다음 프런티어(TSMC A14·인텔 14A·삼성 SF1.4) — 2028년경 목표, 아직 미도달.
관련 뉴스·분석
분석 2026-02-03
파운드리 경쟁, 실제로 누가 이기고 있나 TSMC가 시장의 약 3분의 2와 수율 우위를 쥐고, 인텔은 18A에 부활을 걸며, 삼성은 수율에서 뒤처집니다. 한 플레이어의 우위가 계속 복리로 쌓이는 경주에 대한 해석. (우리의 의견이며 투자조언이 아닙니다.) 해설 2026-01-27
선단 팹이 병목인 이유 선단 팹 한 곳에 200~300억 달러가 들고, ASML만 만드는 EUV 장비에 의존합니다. 이 가혹한 경제성이 프런티어를 소수 기업으로 좁히며, 선단 생산능력을 세계의 진짜 병목 중 하나로 만듭니다. 해설 2026-01-20
‘2nm’이 정말 뜻하는 것 ‘2nm’ 칩에 2나노미터인 부분은 없습니다. 노드 명칭은 물리 치수가 아니라 마케팅 라벨이라, 우리는 트랜지스터 밀도와 ‘실제 양산 중인 곳’과 함께 읽습니다. i
모든 수치는 1차 출처로 연결되며, 자체 점수는 없습니다. 트래커 숫자는 중립이고 분석은 별도로 라벨링됩니다.